(VHDL实验报告)一位半加器-全加器的设计ppt课件